This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.



JP10340952 Biblio

Page 1

Drawing





METHOD FOR FORMING MULTILAYER WIRING IN INTEGRATED CIRCUIT

Patent Number:

JP10340952

Publication date:

1998-12-22

Inventor(s):

SO KOKI

Applicant(s):

SHIJIE XIANJIN JITI ELECTRIC CO LTD

Requested Patent:

☐ JP10340952

Application Number: JP19970145549 19970603

Priority Number(s):

IPC Classification:

H01L21/768; H01L21/28; H01L21/3205

EC Classification:

Equivalents:

Abstract

PROBLEM TO BE SOLVED: To enhance mass productivity without sacrificing step coverage by forming a first wiring in a first shallow trench while a first metal plug in a first deep trench and connecting the first metal plug electrically with an electrode on a silicon semiconductor wafer through the deep trench.

SOLUTION: A metal film containing copper, titanium, or the like, is deposited by CVD to fill first shallow and deep trenches 31, 35. The metal film is then removed by plasma etchback, or the like, except the first shallow and deep trenches 31, 35 to form a second wiring 38A in the first shallow trench 31 and a first metal plug 38B in the first deep trenches 35. The first metal plug 38B is connected electrically with a first wiring 24 through the first deep trenches 35. According to the structure, an ideal step coverage is realized by the deep trench having a step and mass productivity of multilayer wiring integrated circuit can be enhanced.

Data supplied from the esp@cenet database - 12



Date of requesting trial against decision to refuse () Date of extinction of right ()

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平10-340952

(43) 公開自 平成10年(1998) 12月22日

(51) Int.Cl. ⁵		識別記号	Fï		
HOIL	21/768		HOIL	21/90	В
	21/28		•	21/28	L
	21/3205			21/88	к

審査請求 有 請求項の数10 OL (全 10 頁)

(21)出稿番号 特額平9-145549

(22) 川瀬日 平成9年(1997) 6月3日

(71)出版人 397031108

世界先進積體電路股▲ふん▼有限公司 台湾新竹科学工業園区新竹県園区三路123

H

(72) 発明者 曾 灣輝


台湾新竹市中央路281港25号 5 楼

(74)代與人 弁理士 萩原 譲

(54)【発明の名称】 集積回路の多層配線形成方法 (57)【要約】

【課題】 理想的なステップカバレッジが実現でき、かつ量産性に優れた金属配験および金属プラグを形成する 集験回路の多層配験形成方法を提供する。

【解決手段】 レジスト浸食技術により誘電既上に決い 済ならびに段差付の深い済を形成し、CVD(化学的気 相成長法)により金属限を浅い清ならびに段差付の深い 済に埋め込むものであって、段差付の深い済によって理 契的なステップカバレッジが実現し、プラズマエッチバックまたはCMP(化学的機械の研磨法)により浅い済 ならびに段差付の深い済以外の領域にある金属限を除去 して、浅い海の内部に金属配線を形成し、段差付の深い 済の内部に金属プラグを形成する様成により、多層配線 集積回路の大量生産に応用することができる。



【特許請求の範囲】

【請求項 1】 シリコン半導体ウェハの表面に第1誘電 **朠を形成し、かつ前記シリコン半導体ウェハの表面に第** 1 英電材料を設けるステップと、

第2誘電膜を形成するステップと

リソグラフィにより第 1 レジストパターンを形成し、こ の第1レジストパターンをエッチマスクとして、エッチ ングにより前記第 1誘竜膜の一定厚さならびに前記第2 誘電限をエッチアウトすることによって、前記第 1誘電 関の表面に浅い海を形成するステップと、

前記第 1 レジストパターンの一部分をサイドからエッチ アウトし、前記第2誘電膜の一部分を露出させ、さらに エッチングにより露出された前記第2誘電膜をエッチア ウトするとともに、エッチングを前記第1誘電膜の表面 でストップ させるステップと、

前記第1レジストパターンを除去するステップと、

リソグラフィにより第2レジストパターンを形成して、 前記浅い游の一部分および前記第2誘電阱の一部分を被 履するとともに、浅い溝の他部分および前記第2誘電膜 の他部分を露出させるステップと、

前記第2レジストバターンならびに前記第2誘電膜の露 出した部分をエッチマスクとして、エッチングにより前 記第1誘電膜の露出した部分をエッチアウトするととも に、エッチングを前記第1誘電膜の下層にある第1導電 材料でストップさせて、前記浅い溝を深い溝とするステ ップと.

前記第2レジストパターンおよび前記第2誘電膜を除去 して、前記第 1 誘電膜の表面に前記浅い溝ならびに深い **満を形成するステップと**、

金属膜を形成して、この金属膜により前記浅い溝および 深い溝を埋め込むステップと、

前記浅い溝および深い溝以外の領域の前記金属膜を除去 して、前記浅い溝の内部に第1金属配線を形成し、前記 深い溝の内部に第1金属プラグを形成し、この第1金属 プラグを前記深い海を介して前記第1導電材料に電気接 **競させるステップとを具備することを特徴とする集積回** 路の多層配線形成方法。

【請求項 2】 シリコン半導体ウェハの表面に第1誘電 膜を形成し、前記シリコン半導体ウェハの表面にゲート 酸化膜、ゲート電極およびソース/ドレインを設けるス テップと

第2誘電膜を形成するステップと、

リソグラフィにより第 1 レジストパターンを形成 し、こ の第 1 レジストパターンをエッチマスクとして、エッチ ングにより前記第1誘電膜の一定厚さならびに前記第2 誘電棋をエッチアウトすることによって、前記第 1誘電 棋の表面に浅い游を形成するステップと、

第1 レジストパターンの一部分をサイドから エッチアウ トし、前記第2誘電膜の一部分を露出させ、さらにエッ チングにより露出された前記第2誘電膜をエッチアウト するとともに、エッチングを前記第1誘電膜の表面でス トップさせるステップと、

前記第1レジストパターンを除去するステップと、

リソグラフィにより第2レジストパターンを形成し、前 記浅い溝の一部分および前記第2誘電膜の一部分を被覆 するとともに、浅い溝の他部分および前記第2誘電膜の 他部分を露出させるステップと、

前記第2レジストパターンならびに前記第2誘電膜の露 出した部分をエッチマスクとして、エッチングにより前記第1誘電膜の露出した部分をエッチアウトするととも に、エッチングを前記第1誘電膜の下層にある前記ゲー ト電極でストップさせて、前記浅い溝をコンタクトホー ルとするステップと、

前記第2レジストパターンおよび前記第2誘電膜を除去 して、前記第 1.誘電膜の表面に前記浅い薄ならびにコン タクトホールを形成するステップと、

金属膜を形成して、この金属膜により前記浅い溝および コンタクトホールを埋め込むステップと、

前記浅い游およびコンタクトホール以外の領域の前記金 属膜を除去して、前記浅い溝の内部に第1金属配線を形 成し、前記コンタクトホール内部に第1金属プラグを形 成し、この第1金属プラグを前記コンタクトホールを介 して前記ゲート電極およびソースノドレインに電気接続 させるステップとを具備することを特徴とする集積回路 の多層配線形成方法。

【請求項 3】 シリコン半導体ウェハの表面に第1誘電 膜を形成し、かつ前記シリコン半導体ウェハの表面に第 1金属配線を設けるステップと、

第2誘電膜 を形成するステップと、 リソグラフィにより第1レジストパターンを形成し、こ の第1 レジストパターンをエッチマスクとして、エッチ ングにより前記第1誘電膜の一定厚さならびに前記第2 誘電膜をエッチアウトすることによって、前記第 1 誘電 膜の表面に浅い溝を形成するステップと、

第1レジストパターンの一部分をサイドからエッチアウ トし、前記第2誘電膜の一部分を露出させ、さらにエッ チングにより露出された前記第2誘電膜をエッチアウト するとともに、エッチングを前記第1誘電膜の表面でス トップさせるステップと、

前記第1レジストパターンを除去するステップと、 リソグラフィにより第2レジストパターンを形成し、前 記浅い溝の一部分および前記第2誘電膜の一部分を被覆 するステップと、

前記第2レジストパターンならびに前記第2誘電阱の露 出した部分をエッチマスクとして、エッチングにより前 記第1誘電膜の露出した部分をエッチアウトするととも に、エッチングを前記第1誘電膜の下層にある第1金属 配線でストップさせて、前記浅い溝をスルーホールとす るステップと、

前記第2レジストパターンおよび前記第2誘電膜を除去

して、前記第1誘電膜の表面に前記浅い海ならびにスルーホールを形成するステップと、

第2金屈朠を形成して、この第2金屈阱により前記浅い 海およびスルーホールを埋め込むステップと、

前記浅い海およびスルーホール以外の領域の前記第2金 屈映を除去して、前記浅い海の内部に第2金 屈配線を形成し、前記コンタクトホール内部に第1金属プラグを形成し、この第1金属プラグを形式スルーホールを介して前記第1金属配線に電気接続させるステップとを具備することを特徴とする集積回路の多層配線形成方法。

【請求項 4】 前記シリコン半導体ウェハが、フィールド酸化限と、金属酸化限半導体電界効果トランジスタと、キャパシタと、電気抵抗と、導電材料とを具備することを特徴とする請求項 1乃至3のいずれか1項 に記載の集積回路の多層配線形成方法。

[請求項 5] 前記金属酸化限半導体電界効果トランジスタが、ゲート酸化限と、ゲート電極と、ソース/ドレインとを具備することを特徴とする請求項 4記載の集積回路の多層配線形成方法。

【請求項 6】 前記第1議電膜が、2種類以上の誘電膜からなることを特徴とする請求項 1万至3のいずれか1項 に記載の集積回路の多層配線形成方法。

【請求項 7】 前記第2誘電限が、プラズマ増強式化学的気相成長法により形成された変化シリコンであ り、その厚さを500本的62000本の間とすることを特徴とする請求項 1万至3のいずれか1項 に記載の集積回路の多層配線形成方法。

【請求項 8】 前記第2誘電限が、プラズマ増強式化学 的気相成長法により形成されたアモルファス・シリコン であることを特徴とする請求項 1乃至3のいずれか1項 に記載の集積回路の多層配線形成方法。

【請求項 9】 前記金属膜が、化学的気相成長法により 形成されたことを特徴とする請求項 1乃至3のいずれか 1項 に記載の集積回路の多層配線形成方法。

【請求項 10】 前記浅い溝および深い溝以外の領域の前記金属膜の除去が、前記金属膜をプラズマエッチングにより異方性のエッチバックをするか、または、化学的機械的研磨をすることにより実行されることを特徴とする請求項 1万至3のいずれか1項 に記載の集積回路の多層配線形成方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、集核回路の金属配 線(Matal Interconnectin)および金属ブラグ(Metal Plu g)の形成方法に係り、特に、化学的気相成長法(Chemica I Vapor Deposition= CVD) を利用して形成される金属 限により金属配線および金属ブラグを形成する集核回路 の夕層配線形成方法に関する。

[0002]

【従来の技術】集積回路デバイスの絶えざる縮小化にと

もない、サブミクロン技術の時代に入ると、集積密度を 向上させるため、配線(Interconnect in)技術もそれに応 じて絶えずスケールダウンしているので、微細な金属配 **染の形成がますます困難なものとなると同時に、コンタ** クトホール(Contact Hole) およびスルーホール(Via Hol e)のステップカバレッジ問題(Step Coverage Problem) もますます深刻なものとなってきている。例えば、フォ トレジストの金属に対するエッチング選択比が大きすぎ るため、フォトリングラフィならびにプラズマエッチン グ(Photo lithography and Plasma-Etching) によりO. 15μmから 0. 35μmの金属配線を形成することは 非常に困難なものとなっている。また、金属配線がます まず細くなっても金属配線の厚さはそれほど減少しない ので、幅に対する厚さの比率がますます大きくなって(H igh Aspect Ratio)、相当に起伏の激しい形態(Severe Topography)となり、後続の薄膜堆積およびフォトリソ グラフィやエッチング工程にとってたいへん不利なもの となっていた。

【0003】そこで、金属配線の幅に対する厚さの比率 がますます大きくなるという問題を解決するために、日 本NEC社のエンジニアが1995年の『VLSI YMPOSIUM』第27~28ページにおいて提案し た化学的気相成長法により形成された埋込金属(Recesse d Metal)を利用して金属配線および金属ブラグを形成す る方法がある。ここに、その方法を簡単に述べてみる と、まず、シリコン半導体ウェハの表面に誘電膜ならび にハードマスクを形成して、そのハードマスクをエッチ ストップ(Etch Stop) 膜とする。次に、フォトリソグラ フィによって第1フォトレジストパターンを形成してから、プラズマエッチングにより前記誘電限ならびに前記 ハードマスクを部分的にエッチアウトして、前記誘電限 の表面に第1の浅い溝を形成する。 さらに、別なフォト リソグラフィマスクにより第2フォト レジストパターン を形成し、この第2フォトレジストパターンで前記第1 の浅い溝を部分的に覆うとともに、前記第1の浅い溝を 部分的に露出させる。前記ハードマスクのエッチング連 度が前記誘電膜のそれよりもはるかに小さく、従って、 フォトリソグラフィ工程においてミスアライメント(Mis alignment)が発生しても前記ハードマスクがエッチスト ップ膜となって前記ハードマスクの下にあ る前記誘電膜 がエッチングされることを防止できる。そして、プラスマエッチング技術により露出された第1の浅い溝を引き **続きエッチングして、その下層にあ る金属膜を露出さ** せ、前記第1の浅い溝を第2の深い溝とする。次に、前 記第2フォトレジストバターンおよび前記ハードマスク を除去してから、化学的気相成長法により金属膜を形成 すれば、この金属膜が第1の浅い薄ならびに第2の深い **滞に埋め込まれる。そして、ブラズマエッチバック技術** (Plasma Etchback) または化学的機械的研磨(Chemical Mechanical Polishing=CMP) 技術により前記第1の浅い

済および第2の深い済以外の前記金属膜を除去して、前記第1の浅い済内部に金属配線を形成し、前記第2の深い済内部に金属プラグを形成するというものであった。 【○○○4】

【発明が解決しようとする課題】本発明が解決しようとする課題は、上記したNECの提案がステップカバレッジならびに型産性において十分に改善されたものとなっていなかった点である。そこで、化学的気相成長法を利用して形成される金属限によって金属配験および金属プラグを形成するという目的を、良好なステップカバレッジを損なうことなく、かつ量産性を向上させる形で、以下の手段により実現するものである。

[0005]

【課題を解決するための手段】前記課題を解決するため に、本発明にかかる製造方法は、以下のように構成され る。先ず、シリコン半導体ウェハの表面に第1誘電膜を 形成する。このシリコン半導体ウェハにはフィールド酸 化膜、金属酸化膜半導体電界効果トランジスタ(MOS-FE 「) またはキャパシタおよび電気抵抗などの電気素子が 含まれているとともに、この金属酸化膜半導体電界効果 トランジスタにはゲート酸化肼、ゲート電極ならびにソ ース/ドレインが含まれている。前記第1誘電膜につい ては、通常は、減圧CV D(Low Pressure Chemical Vap or Deposition = LPCVD) を利用してドープされた二酸化 シリコン関が形成され、その反応ガスとしてはモノシラ ン(Monosi lane = SiH4) またはテトラエヂオキシシラン (Tetra-Eth-Oxy-Silane = TEOS) があ り、その厚さは3 000点から8000点の間である。多くは、化学的機 械的研磨(Chemical Mechanical Polishing=CMP)を併用 して第1誘電膜を平坦化する。

【0005】次に、第2誘電限を形成してから、フォトリソグラフィにより第1フォトレジストバターンを下するが、この第1フォトレジストバターンをエッチで入りとして、アさの第1時電限をエッチアウドすること。そので、第1時電限の表面に第1の浅い済を形成よりないで、レジスト浸食技術(Resist Erosion)によりサイトルの時間第2時電限とでは、アウトが日本のは、アウトが日本ののではより、アウトが日本のではより、アウトで対により、アウトでは、アウトでは、アウトでは、アウトでは、アウトでは、アウトでは、アウトでは、アウトでは、アウトバターングを発去するとともに第1フォトレジストバターンを除去すると

【0007】引き続き、フォトリングラフィ技術によって第2フォトレジストパターンを形成するが、この第2フォトレジストパターンが第1の浅い溝の一部分ならびに第2誘電膜の一部分を被覆し、第1の浅い溝の一部分ならびに第2時電膜の一部分を設置させている。そのかった。これら第2フォトレジストパターンおよび一部分露出した第2誘電膜をエッチマスクとして、プラズマエ

ッチングにより露出した第 1 誘電膜をエッチング院去す るが、このプラズマエッチングを第1誘電膜の下層にあ る金属限まで行うことで、第1の浅い溝を第1の深い溝 とする。そして、第2フォトレジストパターンおよび第 2誘電膜を除去する。この時、第1誘電膜の表面には、 第1の浅い海ならびに第1の深い海が形成されている。 【ロロロ8】次に、化学的気相成長法を利用して金属膜 を形成するが、この金属膜としては銅、チタン、タング ステン、アルミニウム および蛮化チタンなどの金属が含 まれ、この金属膜が前記第1の浅い溝および第1の深い **満に埋め込まれる。最後に、プラズマエッチバックまた** は化学的機械的研磨により第1の浅い満および第1の深 い游以外の領域の金属膜を除去して、前記第1の浅い溝 内部に第1金属配線を形成し、第1の深い溝内部には第 1金属プラグを形成するが、第1金属プラグは第1の深 い溝(コンタクトホールに相当)を介してシリコン半導 体ウェハ上の電極と電気接続している。

【0009】さらに、第3誘電限および第4誘電限を形成し、上記した手順を繰り返すと、第2の浅い溝ならびに第2の深い溝が形成されるとともに、第2の浅い溝に第2金属プラグを形成できるが、第2金属プラグは第2の深い溝(スルーホールに相当)を介して前記第1金属配線と電気接続することができる。

【〇〇1〇】本発明は、フォトレジスト浸食技術により誘電限上に美い清ならびに段差付の深い満を形成し、CVD(化学的気相成長法)により浅い満ならびに段差付の深い満を金属限で埋め込むものであって、段差付の深い満により理想的なステップカバレッジが実現するとともに、ブラズマエッチバックまたはCMP(化学的機械的研磨法)により浅い満ならびに段差付の深い満以外の領域にある金属限を除去して、浅い溝の内部に金属配線を形成し、段差付の深い溝の内部に金属配線を形成し、段差付の流い溝の内部に金属プラグを形成する夕層配線形成方法により、夕層配線集積回路の大量生産に応用することができる。

[0011]

【発明の実施の形態】以下、本発明の好適な実施の形態を図面に基づいて説明する。また、集積回路の2層金属配線技術(Double-Level Metal Interconnection)のスルーホールに基づいて、本発明の方法を説明しているが、本発明の方法を目のとは多層金属配線(Multi-Level Metal Interconnection) 技術による集積回路の製造にも応用できるものである。

【0012】先ず、図1において、電気抵抗値が約3.50hm-cmで結晶方位(100)のP型シリコン半導体ウェハ20の表面にフィールド酸化阱(図示せず)を形成するが、このフィールド酸化阱の厚さを3000人から600人の間として、電気素子分離用とする。そして、P型シリコン半導体ウェハ20上に金属酸化阱半導体電界効果トランジスタ(MOS-FET 図示せず)を形成

するが、この金属酸化既半導体電界効果トランジスタにはゲート酸化限、ゲート電極およびソース/ドレインが形成されている(いずれも図示せず)。また、フィールド酸化限上にポリシリコンあ るいはポリサイドが形成されていて、金属酸化限半導体電界効果トランジスタの局部配線(Local Interconnection)となっている(いずれも図示せず)。

【0013】次に、図1において、絶縁膜22を形成す るとともに、この絶縁膜22上に第1金属配線24を形 成する。絶縁膜22は、通常、化学的気相成長法によっ てホウ素・リン・シリケート・ガラス(Boro-Phospho-Si. licate-Glass=BPSG) 膜またはリン・シリケート・ガラ ス(Phospho-Silicate-Glass = PSG) 膜を形成し、その厚 さを3000Aから8000Aの間とする。この絶縁肢 22を堆積してから、公知の熱フロー(Thermal Flow)技 術により絶縁膜22を平坦なものとするが、この熱フロ ー温度を850℃から950℃の間とし、その熱フロー 時間を10分から40分の間とする。なお、公知の化学 的機械的研磨技術により絶縁膜22を平坦化してもよ い。そして、フォトリソグラフィならびにブラズマエッ チングにより絶縁膜22を部分的にエッチアウトしてコ ンタクトホールを形成する。 このコンタクトホールの底 部が、前記P型シリコン半導体ウェハ2ロのソース/ド レインまたは局部配線であ り、後に形成される金属プラ グにより電気接続されるものとなる(いずれも図示せ ず) 、第1金属配線24は、チタン、室化チタンならび にアルミニウム 合金から構成されるものであ り、チタン 金属が変化チタンの下方に位置するとともに、前記金属 **酸化膜半導体電界効果トランジスタのソース/ドレイン** 領域と電気接続している(いずれも図示せず)。

【0014】図2および図3において、第1誘電映26に続いて、第2誘電映28を形成するが、公知技術である化学的機械的研磨により第1誘電映26を平坦化する。そして、フォトリソグラフィにより第1フォトジストパターン30を形成する。第1誘電映26は、通常、フラズマ増強式化学的気相成長法(Plasma Enhanced Chemical Vapor Deposition = PECVD) により二酸イシリコンを形成するが、その堆積温度を300℃から400℃の間とし、その厚さを3000点がラズマ増強式化・ジの気にはり変化シリコンを堆積するもので、その堆積温度を300℃から400℃の間とし、での強式化学の乗積により空化シリコンを堆積するもので、の厚電 は28として、ブラズマでVDによりアモルファス・シリコンを堆積することもできる。

【0015】図4において、第1フォトレジストパターン30をエッチマスクとして、プラズマエッチングにより一定厚さの第1誘電限26と第2誘電限28とをエッチング除去し、第1誘電限26の表面に第1の浅い游31を形成する。第1誘電限26および第2誘電限28に

対する異方性エッチングは、マグネトロン型反応性イオンエッチングまたは電子サイクロトロン共鳴あるいは従来の反応性イオンエッチングを利用することができるが、サブミクロンの半導体技術においては、通常、マグネトロン型反応性イオンエッチングを使用し、そのプラスマ反応ガスを一般にCH4, CHF3, Arなどのガスとする。

【0016】図5と図6とにおいて、レジスト浸食技術により第1フォトレジストパターン30を酸素プラズネ 雰囲気のもとにサイドから部分的に除去し、異方と調 電 スマエッチング技術により露出した第2誘電限28をエッチアウトするが、プラズマエッチングを第1誘電限26の表面まで行ってエッチングはアとする(図5を参照)とともに、第1フォトレジストパターン30を除去する(図6を参照)・第2誘電限28に対する異方性である、グは、マグネトロン型反応性イオンエッチング A に また で アグス と C H F 3 , A よ C M F 3 ,

【0017】図7から図9において、フォトリソグラフ ィ技術により第2フォトレジストパターン34を形成す るが、この第2フォトレジストパターン34は、第2誘 **電膜28の一部分と第1の浅い溝31の一部分とを被覆** し、第2誘電膜28の一部分と第1の浅い溝31の一部 分とを露出させている(図 7 を参照)。そして、-部分 が露出した第2誘電膜28および第2フォトレジストバ ターン34をエッチマスクとして、異方性プラズマエッ チングにより第1誘電膜26をエッチアウトするが、フ ラズマエッチングを第1誘電膜26の下層にある第1金 属配線24でストップさせて、第1の浅い游31を第1 の深い溝35とする(図8を参照)。この第1の深い溝 35が段差付形状(Ladder Shape)を呈して、ほぼ理想的 なステップカバレッジを提供するものとなる。次に、第 2誘電膜28および第2フォトレジストパターン34を 除去すれば、図9に示すように、第1誘電膜26の表面 に第1の浅い溝31ならびに第1の深い溝35を形成す ることができる。露出した第2誘電膜28に対する異方 性エッチングも、やはりマグネトロン型反応性イオンエッチングにより、そのブラズマ反応ガスを CH4 , CH F3 , Arなどのガスとすることができる。

【0018】図10と図11とにおいて、化学的気相成長法により金属限38を堆積するが、この金属限には 銀、チタン、タングステン、アルミニウム 、室化チタン などの金属が含まれるとともに、金属限38が第1の浅し満31および第1の深い済35に埋め込まれる(図10を参照) ・最後に、プラズマエッチバックまれる(図10を競けの外の金属により第1の浅い済31が第1の浅い済35以外の金属配換38を除去して、第1の深い済31内部に第2金属配換38人を形成し、第1の深い済内部31に第2金属配換38人を形成し、第1の深い済内部35に第1金属プラグ388を形成する(図11を参

照)。この図11に示すように、第1金属プラグ388 は第1の深い渡35を介して第1金属配線24と電気接 続している。この際の第1の深い渡35が一般のコンタ クトホールに相当するものである。

【0019】図11に示した構造を完成させた後、上記した方法を繰り返すと、さらに上層の金属配換および金属プラグを形成することができ、この際の第2の深い済が一般のスルーホールに相当するものである(いずれも固計せず)。すなわち、本発明にかかる集積回路の多層配換形成方法は、多層金属配換技術による集積回路の製造に適用できるものである。

【0020】以上は、好適な実施の形態により本発明を 説明したものであって、本発明を限定しようとするもの ではない。また、単導体技術に詳しい当業者であれば明 白であるように、いずれも適度で微細な変更ならびに調 整が可能であるから、それによって、本発明の技術思想 が有効性を喪失するものではなく、やはり、本発明の技 術思想の範囲に含まれるものとしなければならない。

【発明の効果】本発明は、誘電限上に洩い溝ならびに段差付の深い溝を形成し、浅い溝ならびに段差付の深い溝を金属限で埋め込むものであって、段差付の深い溝により理想的なステップカバレッジが実現するとともに、浅い溝の内部に金属配線を形成し、段差付の深い溝の内部に金属ブラグを形成する夕層配線形成方法により、夕層配線集積回路の大量生産に応用することができるので、産業上の利用価値が極めて高いものである。

【図3】本発明の実施の形態において形成される第1フォトレジストパターンを示す飯面図である。

【図4】 本発明の実施の形態におけるエッチング工程を示す断面図である。

【図5】本発明の実施の形態におけるエッチング工程を 示す断節図である。

[図 6] 本発明の実施の形態における第1フォトレジストパターンの除去を示す断面図である。

「図7」 本発明により形成される第2フォトレジストバターン34を示す断面図である。

【図8】本発明の実施の形態におけるエッチング工程を示す断面図である。

【図9】本発明の実施の形態における第2誘電限と第2フォトレジストパターンとの院士を示す断面図である。 【図10】本発明の実施の形態において形成される金属 関を示す断面図である。

【図11】本発明における金属膜のエッチング工程が完了した状態を示す断面図である。

【符号の説明】

- 20 P型シリコン半導体ウェハ
- 22 路縁膜
- 2 4 第 1 金属配数
- 26 第1誘電膜
- 28 第2號電膜
- 30 第1フォトレジストパターン
- 31 第1の浅い溝
- 34 第2フォトレジストパターン
- 35 第1の深い溝
- 38 金属膜
- 38A 第2金鳳配鎮
- 388 第1金属ブラグ

【図面の簡単な説明】

【図1】本発明の実施の彩譜において形成される第1金 属配線を示す断面図である。

【図2】本発明の実施の形態において形成される2つの 誘電膜を示す断節図である。

